“數(shù)字邏輯”是電子信息類專業(yè)學(xué)生的重要專業(yè)基礎(chǔ)課。

本課程的主要目的是，使學(xué)生掌握研究與設(shè)計數(shù)字系統(tǒng)必需的理論基礎(chǔ)和基本方法，培養(yǎng)科學(xué)、嚴謹?shù)乃季S模式，為學(xué)習(xí)后續(xù)課程打下堅實基礎(chǔ)。

本課程的主要特點是，理論與實際結(jié)合十分緊密。理論既抽象又具體，方法靈活多變。隨著電子信息技術(shù)的迅猛發(fā)展，數(shù)字系統(tǒng)的邏輯規(guī)模越來越龐大，邏輯關(guān)系越來越復(fù)雜，這一形勢對本課程的教學(xué)提出了新的要求。在課程體系上，要求在掌握分析和設(shè)計邏輯電路的基本理論和方法的同時，注重從局部與具體向全局與抽象層次的轉(zhuǎn)變，逐步建立起系統(tǒng)的觀念。避免如黑格爾批評的那樣：“只見樹木，不見森林”。在實現(xiàn)方法上，不僅要培養(yǎng)局部邏輯的分析與設(shè)計能力，而且要強調(diào)由“樹木”組織“森林”的綜合能力。因此，應(yīng)充分利用最新科技成果，提高學(xué)習(xí)效率。

按照上述特點，采用從典型實例出發(fā)引入概念的方式，再進行歸納、總結(jié)和運用鞏固。在方法的運用上，有意識地引導(dǎo)學(xué)生從“按部就班”的基本步驟逐步進入到技巧性運用中，充分體現(xiàn)把理論變?yōu)閷嶋H應(yīng)用過程的透明性、直觀性；對于局部邏輯的分析與設(shè)計，突出輸入、輸出信號的來源、格式及它們之間的因果關(guān)系，為構(gòu)建數(shù)字系統(tǒng)埋下伏筆。在系統(tǒng)設(shè)計上，強調(diào)由模塊構(gòu)建系統(tǒng)的基本方法，在實例中體現(xiàn)系統(tǒng)觀念。復(fù)雜的數(shù)字系統(tǒng)設(shè)計已經(jīng)超出本書的知識范圍，但本書在有意識地引入系統(tǒng)的觀念方面進行了探索。在本書中，致力于貫穿科學(xué)的方法論。

本書系統(tǒng)地介紹了數(shù)字邏輯的基本原理與設(shè)計方法。為適應(yīng)當前高等教育的發(fā)展形勢，結(jié)合作者長期的教學(xué)實踐，在內(nèi)容安排上進行了調(diào)整。全書分為7章。第1章詳細介紹了邏輯代數(shù)的基礎(chǔ)知識（這是后續(xù)章節(jié)的直接基礎(chǔ)），而沒有介紹數(shù)制和編碼，其用意是避免初學(xué)者混淆數(shù)值運算與邏輯運算的本質(zhì)區(qū)別，分散對學(xué)習(xí)邏輯代數(shù)的注意力；第2章介紹邏輯門與組合邏輯的分析與設(shè)計；第3章為觸發(fā)器與時序邏輯分析，這兩章將器件及其在電路中的具體運用有機地整合在一起，使讀者盡快領(lǐng)略到器件的用武之地，明確學(xué)習(xí)目的；第4章為時序邏輯設(shè)計，其特點為從規(guī)范的設(shè)計步驟逐步推進到靈活運用，并逐步引入工程設(shè)計中廣泛運用的數(shù)字邏輯設(shè)計與開發(fā)的強大工具——MAX+plus II，其目的是使理論盡快地得到驗證與運用，增加學(xué)習(xí)的趣味性；第5章介紹當前廣泛應(yīng)用的各類半導(dǎo)體存儲器，并給出了具有實用價值的例子；第6章介紹可編程邏輯器件的原理與基本開發(fā)技術(shù)，并以目前廣泛使用的CPLD器件為藍本，以一個初具系統(tǒng)規(guī)模的實例，討論了運用MAX+plus II進行開發(fā)的步驟及方法；第7章簡單介紹了信號產(chǎn)生與變換電路的原理，這些知識對于數(shù)字系統(tǒng)設(shè)計是必須具備的。

本書的舉例和各章后所附的習(xí)題，大部分取材于實際工程應(yīng)用，以避免就解釋理論而虛構(gòu)例題，使學(xué)習(xí)目標更加真實、明確。為了使學(xué)習(xí)成果及時得到體現(xiàn)，在例題中逐步引入MAX+plus II開發(fā)工具，對舉例進行設(shè)計和仿真。MAX+plus II的圖形符號設(shè)計方式具有操作規(guī)范、直觀易學(xué)的特點，它不僅是數(shù)字系統(tǒng)的工程設(shè)計的強大工具，而且也是學(xué)習(xí)數(shù)字邏輯的有效手段。教學(xué)實踐表明，對于MAX+plus II的初次接觸者，只要能熟練操作Windows下的一些應(yīng)用軟件，具備繪制邏輯電路的基礎(chǔ)，就能運用這一工具實現(xiàn)簡單電路的設(shè)計及仿真，非常適合電子信息類專業(yè)的學(xué)生學(xué)習(xí)。為此，本書從第2章開始，按照由簡易到深入的學(xué)習(xí)規(guī)律逐步引入這一工具。書中的大部分設(shè)計例題通過了MAX+plus II的設(shè)計與仿真。

本書是作者長期從事數(shù)字邏輯教學(xué)與科研的結(jié)晶。全書主要由管庶安執(zhí)筆編寫，參加本書編寫工作的還有張紅武、李禹生、劉兵、謝兆鴻、毛哲、周龍、周紅、劉光蓉、向云柱、何健等。在本書編寫過程中，李鳴、阮靈老師以及鄧淑珍、管丹同學(xué)為本書的文字校對、繪圖、編排等做了大量工作，在此深表謝意。限于作者的學(xué)識水平，書中難免存在不妥及疏漏之處，懇請廣大同行及專家學(xué)者賜教。

作 者

2005年5月于武漢

序
前言
第1章 邏輯代數(shù)基礎(chǔ) 1
本章學(xué)習(xí)目標 1
1.1 概述 1
1.1.1 數(shù)字系統(tǒng)的基本概念 1
1.1.2 數(shù)字邏輯技術(shù)的主要內(nèi)容 2
1.2 邏輯代數(shù)的基本概念 3
1.2.1 邏輯變量及基本運算 3
1.2.2 邏輯表達式 3
1.2.3 邏輯代數(shù)的公理 4
1.3 邏輯函數(shù) 6
1.3.1 邏輯函數(shù)的定義 6
1.3.2 邏輯函數(shù)的表示法 7
1.3.3 復(fù)合邏輯 8
1.4 邏輯函數(shù)的標準形式 10
1.4.1 最小項及最小項表達式 10
1.4.2 最大項及最大項表達式 11
1.4.3 邏輯函數(shù)表達式的轉(zhuǎn)換方法 13
1.4.4 邏輯函數(shù)的相等 17
1.5 邏輯代數(shù)的重要定理 18
1.5.1 重要定理 18
1.5.2 重要定理與最小項、最大項 19
1.6 邏輯函數(shù)化簡 20
1.6.1 代數(shù)化簡法 21
1.6.2 卡諾圖化簡法 22
1.6.3 列表化簡法 27
習(xí)題一 34
第2章 邏輯門與組合邏輯 36
本章學(xué)習(xí)目標 36
2.1 邏輯門 36
2.1.1 簡單邏輯門電路 36
2.1.2 復(fù)合邏輯門電路 40
2.1.3 門電路的主要外特性參數(shù) 43
2.1.4 正邏輯與負邏輯 44
2.2 組合邏輯電路分析 46
2.2.1 基本分析方法 46
2.2.2 半加器與全加器 47
2.2.3 編碼器與譯碼器 50
2.2.4 總線收發(fā)器 55
2.3 組合邏輯設(shè)計的基本設(shè)計方法 56
2.4 設(shè)計方法的靈活運用 58
2.4.1 邏輯表達式的合理變換 58
2.4.2 利用無關(guān)項簡化設(shè)計 60
2.4.3 用分析法實現(xiàn)設(shè)計 63
2.5 組合邏輯電路的險象 64
2.5.1 險象的產(chǎn)生與分類 64
2.5.2 險象的判斷與消除 65
2.6 常用組合邏輯電路設(shè)計 68
2.6.1 8421碼加法器 68
2.6.2 七段譯碼器 71
2.6.3 多路選擇器與多路分配器 73
2.7 組合邏輯電路的計算機仿真 77
2.7.1 輸入設(shè)計源文件 77
2.7.2 編譯源文件 79
2.7.3 編輯仿真通道文件 80
2.7.4 波形仿真 81
2.7.5 仿真結(jié)果分析 82
習(xí)題二 82
第3章 觸發(fā)器與時序邏輯分析 86
本章學(xué)習(xí)目標 86
3.1 時序邏輯電路模型 86
3.2 觸發(fā)器 88
3.2.1 基本R-S觸發(fā)器 88
3.2.2 常用觸發(fā)器 92
3.2.3 各類觸發(fā)器的相互轉(zhuǎn)換 98
3.2.4 觸發(fā)器應(yīng)用一例 101
3.2.5 集成觸發(fā)器的主要特性參數(shù) 101
3.3 同步時序邏輯分析 102
3.3.1 同步時序邏輯電路描述 103
3.3.2 同步時序邏輯分析的一般步驟 107
3.4 同步時序邏輯分析舉例 111
3.4.1 系列檢測器 111
3.4.2 移位寄存器 114
3.4.3 計數(shù)器 115
3.5 異步時序邏輯分析 116
3.5.1 異步時序邏輯的特點 116
3.5.2 分析方法與步驟 117
習(xí)題三 119
第4章 時序邏輯設(shè)計 122
本章學(xué)習(xí)目標 122
4.1 同步時序邏輯設(shè)計的基本方法 122
4.2 建立原始狀態(tài) 128
4.3 狀態(tài)化簡 130
4.3.1 狀態(tài)化簡的基本原理 130
4.3.2 完全定義狀態(tài)化簡方法 132
4.4 狀態(tài)編碼 135
4.4.1 確定存儲狀態(tài)所需的觸發(fā)器個數(shù) 135
4.4.2 用相鄰編碼法實現(xiàn)狀態(tài)編碼 136
4.5 確定激勵函數(shù)及輸出方程 137
4.5.1 選定觸發(fā)器類型 137
4.5.2 求激勵函數(shù)及輸出函數(shù) 137
4.5.3 電路的“掛起”及恢復(fù)問題 139
4.5.4 設(shè)計結(jié)果仿真 140
4.6 同步時序邏輯設(shè)計舉例 140
4.6.1 計數(shù)器 141
4.6.2 移位寄存器 148
4.6.3 用MSI實現(xiàn)定時器 153
4.7 異步時序邏輯電路的設(shè)計 158
習(xí)題四 162
第5章 半導(dǎo)體存儲器 165
本章學(xué)習(xí)目標 165
5.1 半導(dǎo)體存儲器的分類 165
5.2 隨機讀寫存儲器RAM 166
5.2.1 SRAM 166
5.2.2 DRAM 168
5.3 掩模只讀存儲器MROM 169
5.4 可編程只讀存儲器 170
5.4.1 一次性編程只讀存儲器OTP 170
5.4.2 紫外線可擦除可編程只讀存儲器EPROM 170
5.4.3 電可擦除可編程只讀存儲器E2PROM 171
5.4.4 閃爍存儲器FLASH E2PROM 171
5.4.5 只讀存儲器應(yīng)用舉例 172
習(xí)題五 174
第6章 可編程邏輯器件及開發(fā) 176
本章學(xué)習(xí)目標 176
6.1 可編程邏輯器件概述 176
6.2 邏輯可編程的基本原理 177
6.2.1 組合邏輯可編程的基本原理 177
6.2.2 可編程點的工作原理 179
6.2.3 時序邏輯可編程的基本原理 180
6.3 MAX7000系列CPLD的結(jié)構(gòu) 181
6.4 PLD開發(fā)技術(shù) 182
6.4.1 PLD器件的開發(fā)過程 183
6.4.2 一個開發(fā)實例 186
習(xí)題六 196
第7章 信號產(chǎn)生與變換 198
本章學(xué)習(xí)目標 198
7.1 脈沖信號產(chǎn)生與變換 198
7.1.1 NE555的電路結(jié)構(gòu)與工作原理 198
7.1.2 NE555的應(yīng)用 199
7.2 時鐘信號電路 203
7.2.1 基本時鐘信號產(chǎn)生電路 203
7.2.2 時鐘信號的變換 204
7.3 D/A轉(zhuǎn)換 206
7.3.1 D/A轉(zhuǎn)換的原理 206
7.3.2 集成D/A轉(zhuǎn)換器TLC7524 208
7.4 A/D轉(zhuǎn)換 209
7.4.1 A/D轉(zhuǎn)換的原理 209
7.4.2 集成A/D轉(zhuǎn)換器MCP3201 212
習(xí)題七 214
附錄1 數(shù)制及其轉(zhuǎn)換 215
附錄2 常用編碼 219
參考文獻 222

1. 數(shù)字邏輯設(shè)計 [蔡燕娟 吳嬌梅 主編]
2. 數(shù)字邏輯電路 [李中發(fā) 主編 向陽 彭敏放 張晚英]